การออกแบบ UART ใน VHDL: 5 ขั้นตอน

สารบัญ:

ขั้นตอนที่ 1: UART คืออะไร?
ขั้นตอนที่ 2: ข้อมูลจำเพาะ
ขั้นตอนที่ 3: วิธีการออกแบบ
ขั้นตอนที่ 4: ผลการจำลอง
ขั้นตอนที่ 5: ไฟล์แนบ

วีดีโอ: การออกแบบ UART ใน VHDL: 5 ขั้นตอน

2024 ผู้เขียน: John Day | [email protected]. แก้ไขล่าสุด: 2024-01-30 13:05

UART ย่อมาจาก Universal Asynchronous Receiver Transmitter เป็นโปรโตคอลการสื่อสารแบบอนุกรมที่ได้รับความนิยมและง่ายที่สุด ในคำแนะนำนี้ คุณจะได้เรียนรู้วิธีออกแบบโมดูล UART ใน VHDL

ขั้นตอนที่ 1: UART คืออะไร?

ในการสื่อสารกับอุปกรณ์ต่อพ่วงต่างๆ โปรเซสเซอร์หรือคอนโทรลเลอร์มักจะใช้การสื่อสาร UART เป็นการสื่อสารแบบอนุกรมที่ง่ายและรวดเร็ว เนื่องจาก UART เป็นข้อกำหนดขั้นต่ำในโปรเซสเซอร์เกือบทั้งหมด จึงได้รับการออกแบบให้เป็นคอร์ Soft IP ใน VHDL หรือ Verilog เพื่อการใช้งานซ้ำและความง่ายในการรวมเข้าด้วยกัน

ขั้นตอนที่ 2: ข้อมูลจำเพาะ

ข้อกำหนดของ UART ที่ออกแบบไว้ด้านล่าง:

* สัญญาณ UART มาตรฐาน

* อัตราบอดที่กำหนดได้ตั้งแต่ 600-115200

* การสุ่มตัวอย่าง = 8x @receiver

* FPGA พิสูจน์การออกแบบ - บนบอร์ด Xilinx Artix 7

* ทดสอบกับอุปกรณ์ต่อพ่วง UART แล้ว Hyperterminal สำเร็จ - baudrates ทั้งหมด

ขั้นตอนที่ 3: วิธีการออกแบบ

เราจะออกแบบโมดูล 3 โมดูล ซึ่งเราจะผสานรวมในภายหลังเพื่อทำให้ UART สมบูรณ์
- โมดูลเครื่องส่งสัญญาณ: ดูแลการส่งข้อมูลแบบอนุกรม
- โมดูลตัวรับ: ดูแลการรับข้อมูลแบบอนุกรม
- โมดูลตัวสร้างบอด: ดูแลการสร้างนาฬิกาบอด
โมดูลตัวสร้าง Baud สามารถกำหนดค่าได้แบบไดนามิก มันสร้างนาฬิกาบอดสองตัวจากนาฬิกาหลักตามความเร็วที่ต้องการ หนึ่งสำหรับเครื่องส่ง อื่น ๆ สำหรับเครื่องรับ
โมดูลตัวรับใช้อัตราการสุ่มตัวอย่าง 8x เพื่อลดความน่าจะเป็นของข้อผิดพลาดในการรับสัญญาณ เช่น นาฬิกาบอดของตัวรับคือ 8x นาฬิกาบอดของตัวส่ง
สัญญาณควบคุมเพื่อควบคุมการส่งและรับ รวมทั้งสัญญาณขัดจังหวะ
อินเทอร์เฟซอนุกรม UART มาตรฐานที่ไม่มีพาริตีบิต บิตหยุดและบิตเริ่มต้น 8 บิตข้อมูล
อินเทอร์เฟซแบบขนานเพื่อสื่อสารกับโฮสต์ เช่น โปรเซสเซอร์หรือตัวควบคุมที่ฟีดและรับข้อมูลแบบขนานไปยังและจาก UART

ขั้นตอนที่ 4: ผลการจำลอง

ขั้นตอนที่ 5: ไฟล์แนบ

* โมดูลส่งสัญญาณ UART -ไฟล์ vhd

* โมดูลตัวรับสัญญาณ UART - ไฟล์ vhd

* โมดูลตัวสร้าง Baud - ไฟล์ vhd

* โมดูล UART - โมดูลหลักด้านบนที่รวมโมดูลด้านบน - ไฟล์ vhd

* เอกสารทั้งหมดของ UART IP Core - pdf

สำหรับข้อสงสัยใด ๆ โปรดติดต่อฉัน:

มิตู ราจ

ติดตามฉัน:

ติดต่อสอบถามได้ที่ [email protected]

แนะนำ:

ระบบตรวจสอบด้วยภาพที่ใช้ LoRa เพื่อการเกษตร Iot - การออกแบบ Fronted Application โดยใช้ Firebase & Angular: 10 ขั้นตอน

ระบบตรวจสอบด้วยภาพที่ใช้ LoRa เพื่อการเกษตร Iot | การออกแบบ Fronted Application โดยใช้ Firebase & Angular: ในบทที่แล้ว เราพูดถึงวิธีที่เซ็นเซอร์ทำงานกับโมดูล loRa เพื่อเติมฐานข้อมูล firebase Realtime และเราเห็นไดอะแกรมระดับสูงมากว่าโปรเจ็กต์ทั้งหมดทำงานอย่างไร ในบทนี้เราจะพูดถึงวิธีที่เราสามารถ

การออกแบบ Mail Bot UX: 6 ขั้นตอน

การออกแบบ Mail Bot UX: นี่คือหุ่นยนต์ที่กรีดร้องเมื่อคุณมีจดหมาย คุณต้องใช้กาวและเทป

การออกแบบ Interrupt Controller ที่ตั้งโปรแกรมได้ใน VHDL: 4 ขั้นตอน

การออกแบบ Programmable Interrupt Controller ใน VHDL: ฉันรู้สึกท่วมท้นกับคำตอบที่ได้รับในบล็อกนี้ ขอบคุณสำหรับการเยี่ยมชมบล็อกของฉันและกระตุ้นให้ฉันแบ่งปันความรู้ของฉันกับคุณ ครั้งนี้ ฉันจะนำเสนอการออกแบบโมดูลที่น่าสนใจอื่นที่เราเห็นใน SOC ทั้งหมด -- Interrupt C